人家买 mac 买的是电脑吗？人家买的是逼格

@clxtmdb 是的 RISC 的流水线设计更简单，路径更短是肯定的

@user8341 实际上 CISC 和 RISC 如果从概念上看，跟安卓的 JIT 和 AOT 概念有点类似，后者先进行复杂的预编译

建议干一下其 usb 判断逻辑

可以修复，有个项目

可能是 HLS 需要特殊参数

@vk42 另外，我对整段话其他的都没有疑问，主要就是这个“快速处理指令”比较迷惑人，“使得指令的译码与数据的处理较快”，他这个较是和上文的 CISC 做对比，没有 x86 指令到类 RISC 微操作的译指自然快

@vk42 哈哈，只是感觉学得太透还不如人家死记硬背的，考虑的东西过多，的确，当年 Prescott 主频就是 31 级深流水线带来的，但是他这个说法很像是在诱导人理解为在整个 CPU 内部，存在类似 NVIDIA 的双倍频 ALU 的东西，然而我实际印象中除了算数单元，没见过指令分支能倍频的，看来还是得多看点英语教材，国内的语言风格实在不严谨

@vk42 像老黄的 Denver，极端的用 VLIW 的 SIMD RISC 模拟 x86，x86 指令译码都在用软件实现，CISC 和 RISC 其实本质上就是软件和硬件难度平衡的调整，两个方向，AMD 放弃 VLIW 就是因为编译器实在太难写了

@vk42 你也注意到严谨性这个问题了，我会告诉你是职称定级的内容？问题就在这里，RISC 同等长度的流水线执行会比 CISC 快？可能有我不了解的具体流水线设计差异导致流水线复杂度不同，但以我的知识储备来看为了提供相对繁多的的分支，x86 作为 CISC 其流水线每一级肯定是比 RISC 要复杂一些的，每一级从微电子设计的角度来讲是会导致行波走过的距离不一样的，最后速度肯定跟 RISC 不同

@vk42 问题是 x86 早就是超标量了啊，起码在这个教程之前的 Pentium II 都已经是了，8086 就不说了

@des 目前来看，应该就是描述的流水线，理解出现了问题

@user8341 pipeline 上同时喂多个指令？看来这真是我的知识盲区了，是不是跟 x86 的 OOO execution 有点类似？

@vk42 我知道你的意思，我的意思是 RISC 的编译器的确就是替代了一部分 x86 译码这块的功能，生成的指令执行难度跟 x86 内部的微操作类似，不然也不会有那么多人抱怨 RISC 编译器难写了

@user8341 问题是并行化 x86 的 MMX 可是早就有的

@vk42 不用过度复杂理解，ARM 主要是把译码交给软件了，x86 则是硬件实现，前者所以硬件要简单很多

@vk42 x86 内部的微操作其实早就是类似 RISC 的了，x86 理论上不能叫纯 CISC

只能说，同样的时间内，ARM 的整条流水线能被执行更多次，但是如果堆叠到 x86 流水线同等长度的话，理论上流水线延迟应该是和 x86 一样的，可能这就是“快速处理”说法的来源

指令短，消耗的地址位少，当然周期内处理的指令数据就更多，但是什么叫“快速处理”，感觉被微电子坑了